#### (19)日本国特許庁(JP)

# (12) 公開特許公報(A)

#### (11)特許出願公開番号

# 特開平7-200324

(43)公開日 平成7年(1995)8月4日

(51) Int.Cl.<sup>6</sup>

酸別記号 庁内整理番号

FΙ

技術表示簡所

G06F 9/46

360 F 7629-5B

請求項の数10 OL (全 10 頁) 審査請求 有

(21)出願番号

特願平5-276514

(22)出願日

平成5年(1993)11月5日

(31)優先権主張番号 983930

(32)優先日

1992年12月1日

(33)優先権主張国

米国 (US)

(71)出顧人 390009531

インターナショナル・ビジネス・マシーン

ズ・コーポレイション

INTERNATIONAL BUSIN

ESS MASCHINES CORPO

RATION

アメリカ合衆国10504、ニューヨーク州

アーモンク (番地なし)

(72)発明者 リチャード・エドムンド・フライ

アメリカ合衆国テキサス州78664、ラウン

ド・ロック、イー・ナコマ 200番地

(74)代理人 弁理士 頓宮 孝一 (外1名)


最終頁に続く

## (54) 【発明の名称】 浮動小数点プロセッサへデータを転送する方法及び装置

## (57)【要約】

【目的】 浮動小数点ユニット (FPU) 上で命令の実 行を実質的に連続して行うこと。

【構成】 FPU上の命令の実行を連続的に行うことが できるように、データ・キャッシュとFPUとの間に2 つのデータ・ポート及びデータ・バスを設け、またこれ に対応する2つのアドレス・バスを設ける。 キャッシュ ・ミスが生ずる際に順序外のロードが行われるように、 アドレスを供給する固定小数点ユニット (FXU) とF PUとの間の同期が与えられる。このための同期信号と して、FPUへ入力されつつあるデータの状況を通知す る信号が利用される。もし、一方のデータ・バスに影響 を与えるようなキャッシュ・ミスが生ずるなら、このデ ータに対応する命令が保留される。その後、このキャッ シュ・ミスによって影響されない他方のデータ・バスを 介して、後続のデータがFPUに与えられる。このよう にして、順序外の命令がFPUで実行される。



20

#### 【特許請求の範囲】

【請求項1】第1のデータ経路を介して浮動小数点プロセッサへ第1のデータを供給するステップと;前記第1のデータ経路上のエラー状態を検出するステップと;連続的なデータの流れが前記浮動小数点プロセッサへ与えられるように、第2のデータ経路を介して前記浮動小数点プロセッサへ第2のデータを供給するステップとを含む;浮動小数点プロセッサへデータを転送する方法。

【請求項2】前記第1のデータに対応する第1の命令を 記憶するステップと;前記第2のデータに対応する第2 の命令を実行するステップと;前記エラー状態が解決さ れたときに前記第1の命令を実行するステップとを更に 含む;請求項1に記載の浮動小数点プロセッサへデータ を転送する方法。

【請求項3】前記第1のデータを供給するステップが、前記第1のデータ用の第1のアドレスを生成し且つ当該第1のアドレスを前記第1のデータ経路に対応する第1のアドレス・バスへ加えるステップを含み;前記第2のデータを供給するステップが、前記第2のデータ用の第2のアドレスを生成し且つ当該第2のアドレスを前記第2のデータ経路に対応する第2のアドレス・バスへ加えるステップを含む;請求項2に記載の浮動小数点プロセッサへデータを転送する方法。

【請求項4】前記浮動小数点プロセッサを前記第1及び第2のアドレスを生成する固定小数点プロセッサと同期させるため、前記浮動小数点プロセッサへロード可信号を伝送することにより、前記第1又は第2のデータがロード可能であることを通知するステップと;前記エラー状態が検出されたことに応答して前記浮動小数点プロセッサへロード不可信号を送ることにより、前記第1又は第2のデータ経路からのデータがロード不能であることを通知するステップとを更に含む;請求項3に記載の浮動小数点プロセッサへデータを転送する方法。

【請求項5】前記ロード不可信号を送るステップが、前記エラー状態が存続している間は後続データが前記エラー状態に関係のない前記第1又は第2のデータ経路を介して前記浮動小数点プロセッサへ供給されることを指示するステップを含む;請求項4に記載の浮動小数点プロセッサへデータを転送する方法。

【請求項6】第1のデータ経路を介して浮動小数点プロセッサへ第1のデータを供給する手段と;前記第1のデータ経路上のエラー状態を検出する手段と;連続的なデータの流れが前記浮動小数点プロセッサへへ与えられるように、第2のデータ経路を介して前記浮動小数点プロセッサへ第2のデータを供給する手段とを含む;浮動小数点プロセッサへデータを転送する装置。

【請求項7】前記第1のデータに対応する第1の命令を 格納する手段と;前記第2のデータに対応する第2の命 令を実行する手段と;前記エラー状態が解決されたとき に前記第1の命令を実行する手段とを更に含む;請求項 6 に記載の浮動小数点プロセッサへデータを転送する装置。

【請求項8】前記第1のデータを供給する手段が、前記第1のデータ用の第1のアドレスを生成する手段及び当該第1のアドレスを前記第1のデータ経路に対応する第1のアドレス・バスへ加える手段を含み;前記第2のデータを供給する手段が、前記第2のデータ用の第2のアドレスを生成する手段及び当該第2のアドレスを前記第2のデータ経路に対応する第2のアドレス・バスへ加える手段を含む;請求項7に記載の浮動小数点プロセッサへデータを転送する装置。

【請求項9】前記浮動小数点プロセッサを前記第1及び第2のアドレスを生成する固定小数点プロセッサと同期させるため、前記浮動小数点プロセッサへロード可信号を伝送することにより、前記第1又は第2のデータがロード可能であることを通知する手段と;前記エラー状態が検出されたことに応答して前記浮動小数点プロセッサへロード不可信号を送ることにより、前記第1又は第2のデータ経路からのデータがロード不能であることを通知する手段とを更に含む;請求項8に記載の浮動小数点プロセッサへデータを転送する装置。

【請求項10】前記ロード不可信号を送る手段が、前記エラー状態が存続している間は後続データが前記エラー状態に関係のない前記第1又は第2のデータ経路を介して前記浮動小数点プロセッサへ供給されることを指示する手段を含む;請求項9に記載の浮動小数点プロセッサへデータを転送する装置。

## 【発明の詳細な説明】

#### [0001]

30 【産業上の利用分野】本発明は浮動小数点ユニット(FPU)と固定小数点ユニット(FXU)との間のデータ・ロード動作中の同期プロトコルに係り、更に詳細に説明すれば、キャッシュ・ミスが生じた際に、順序外(out of order)のロード動作を許容することにより、プロセッサ・システムの性能を向上させることに係る。

#### [0002]

【従来の技術】FXUとFPUとを結合して、FXUを 浮動小数点データのロード及び記憶動作用の制御ユニットとして動作させることは、当該技術分野では公知である (以下、特に明記した場合を除き、この「浮動小数点 データ」を「データ」と略称し、「浮動小数点命令」を 「命令」と略称する)。この点については、本明細書で 援用する刊行物 "IBM RISC System/6000 Technology", First Edition, published 1990, pp.24-30 を参照されたい。例えば、IBM RISCシステム/6000ワークステーションでは、FXUがFPU用のアドレス生成手段として使用されているために、FXUがデータ・キャッシュ・ユニット (DCU) のデータをアドレスする場合にのみ、このデータがFPUへロードされるよう になっている。しかしながら、FPUとFXUとは同期

2

的な態様で動作しているから、キャッシュ・ミスが生じ た場合には、該当するデータをFPUヘロードする前に 複数の機械サイクルが徒過し得る、という問題がある。 このような状況では、FPUは複数の機械サイクルの間 はアイドル状態に留まるから、プロセッサ・システムの 効率が実質的に低下せざるを得ないのである。

【0003】本明細書で援用する米国特許第4,961, 162号は、浮動小数点演算に必要なデータのメモリ・ アドレスを計算するために、固定小数点プロセッサを使 用することを開示する。米国特許第4,763,294号 には、他の従来技術の例として、FPUを中央処理ユニ ット (CPU) へ結合し、FPUが命令を実行している 間に、CPUで或る幾つかの非浮動小数点演算を並行し て実行するようにしたシステムを開示する。しかしなが ら、このFPUには、単一のデータ・ポートが設けられ ているに過ぎないから、データ・ロード・ミスが生ずる と、FPUはこのミスを訂正するに必要な機械サイクル の間はアイドル状態に留まることになる。米国特許第 5,150,470号に開示された命令実行回路は、解読 済みの命令に対応するデータが利用可能になるとき、こ れらの命令に実行用のタグを付すようにしている。本明 細書で援用する米国特許第5,075,840号は、2台 のプロセッサが実行すべき複数の命令を格納するバッフ アを開示する。 IBM Technical Disclosure Bulletin, Vol. 32, No. 12, May 1990, pp. 132-133 は、固定小 数点ユニットから命令キャッシュ・ユニットへ同期パル スを送ること及びロード又は書き込み中のワードについ て変換エラーを予測するための方法を開示する。

[0004] IBM Technical Disclosure Bulletin, Vo 1. 35, No. 1B, June 1992, pp. 398-399 は、或る種の 固定小数点命令に関して固定小数点及び浮動小数点命令 の実行を調整及び制御するためのカウンタを開示する。 このカウンタがゼロより大きい数を有する場合のみ、F PUは一の浮動小数点命令を完了することができるよう にされているので、実行された浮動小数点命令が取り消 されることはない。しかしながら、この刊行物には、キ ヤッシュ・ユニットとFPUとの間に複数のデータ・ポ ートを設けることは全く開示されていない。

#### [0005]

【発明が解決しようとする課題】前述の内容から明らか なように、データ・ロード・ミスの存在に拘わりなく、 浮動小数点ユニット (FPU) 上で命令の実行を実質的 に連続して行うことを可能にするようなプロセッサ・シ ステムを提供することが望ましい。

# [0006]

【課題を解決するための手段】本発明によれば、FPU 上の命令の実行を連続的に行うことができるように、デ ータ・キャッシュと浮動小数点ユニット (FPU) との 間に2つのデータ・ポート及びデータ・バスが設けら れ、またこれに対応する2つのアドレス・バスが設けら

れる。更に、キャッシュ・ミスが生ずる際に順序外のロ ードが行われるように、アドレスを供給する固定小数点 ユニット (FXU) とFPUとの間の同期が与えられ

【0007】一般的に説明すれば、本発明のFPUに は、2つのデータ・ポートに加えて、これに対応するデ ータ・レジスタ、データ・バス及びデータ回転手段が設 けられる。これらの回転手段には、複数の浮動小数点レ ジスタが接続される。FPUとデータ・キャッシュ・ユ 10 ニット (DCU) との間でデータを転送することができ るように、FPUのデータ・ポートは、それぞれ別個の データ・バスを介してDCU上の対応するデータ・ポー トへ接続される。FPUへ入力されつつあるデータのア ドレスをDCUへ供給するように、FXUは、前記デー タ・バスに対応する2つのアドレス・バスを通してDC Uと相互接続される。更に、DCUからのデータがFP Uへ連続的に入力されるように、FXUからFPUへ同 期信号が供給され、従ってFXUとFPUとは互いに通 信関係にある。この同期によれば、いずれか一方のデー タ・バス上に存在し得るエラー状態 (キャッシュ・ミ ス)とは関係なく、DCUからFPUへデータを転送す ることができるようになる。もし、一方のデータ・バス に影響を与えるようなキャッシュ・ミスが生ずるなら、 このデータに対応する命令が保留される。その後、前記 キャッシュ・ミスによって影響されない他方のデータ・ バスを介して、後続のデータがFPUへ供給される。こ のようにして、順序外の命令の実行がFPUで実現され るのである。

【0008】同期信号は、FPUへ入力されつつあるデ ータの状況を通知する信号を含んでいる。例えば、「ロ ード可」 (LD1\_RDY) 信号は、FPUに対し、入 カデータが第1のデータ・ポートに対応するデータ・バ ス上にあって、FPUヘロードする準備が完了している ことを通知する。それとは逆に、「ロード不可」(LD 1\_NRDY) 信号は、浮動小数点ロードがFXUで成 功裏に実行されたが、キャッシュ・ミスのようなエラー が存在するために、FPUはこのデータをその第1のデ ータ・ポートでまだ利用できないことを通知する。他の 「データ・レジスタ・ロード」 (LD1 DREG) 信 号は、FPUに対し、第1のデータ・ポートから対応す るデータ・レジスタヘデータをロードするように通知す る。またFXUは、FPUに対し、データ・レジスタ中 にあるロード済みのデータを回転して正しいフォーマッ トへ整列させるように、すなわち最上位 (most signifi cant) のデータ・ワードを最上位のワード位置へシフト して浮動小数点レジスタに置くように指示する。

【0009】前述の各同期信号をFXUからFPUへ送 るようにすると、FPUへのデータの定常的な流れを保 証することが可能となり、かくてプロセッサ・システム 50 の効率及び性能を向上させることができる。

20

#### [0010]

【実施例】図1は、RISCシステム/6000のよう なワークステーション用のプロセッサ・チップ・セット を示す。このチップ・セットは、メモリ7、データ・キ ャッシュ・ユニット (DCU) 5、固定小数点ユニット (FXU) 3及び浮動小数点ユニット (FPU) 1を含 む。図1はこれらの機能要素をそれぞれ別個のチップと して示しているが、必要に応じてこれらの機能要素を単 ーのチップ上に搭載しても良い。メモリ7はRAM形式 のものであり、バス53を介してDCU 5と通信す る。このようにして、メモリ7からDCU 5ヘデータ が供給される。このデータは浮動小数点形式のものであ り、DCU 5からデータ・バス31及び33を介して FPU 1へ通信される。本発明に従って、浮動小数点 データを転送するための2つのデータ・バス31及び3 3が設けられ、順序外のデータ・ロード及び命令の実行 を行うことができるように、これらのデータ・バスが交 互に制御される。データ・バス31及び33は、対応す るデータ・ポート32及び34 (ポート0及び1) を通 して、FPU 1ヘデータをそれぞれ供給する。データ ・バス31及び33は、2つの128ビット・バスとし て動作するように、4つの32ビット・データ・ワード をそれぞれ通信することができる。データ・レジスタ1 9及び17は、データ・ポート32及び34からデータ ・ワードをそれぞれ受け取るとともに、これらのデータ ・ワードを一時的に格納する。必要に応じて、データ・ レジスタ19及び17からのデータ・ワードが回転手段 13及び15でそれぞれ回転されて、浮動小数点レジス タ11に置かれる。DCU 5からFPU 1〜単一ワ ードが移動されている場合、このワードを浮動小数点レ ジスタ11中の最上位のワード位置へ回転させる必要が ある。勿論、FPU 1で「ダブルワード・ロード」が 生ずる場合は、後の実行に備えてこのデータを浮動小数 点レジスタ11へ移動させる前に、「ロード・ダブル回 転」を行うことによって2つの単一ワードが最上位の2 つのワード位置に置かれる。データの回転については、 以下で詳述する。

【0011】データが浮動小数点レジスタ11に置かれた後、FPU 1及びFXU 3によって浮動小数点命令が同期的に実行される。これらの命令は、命令キャッシュ・ユニット57から命令バス51を介してFPU 1及びFXU 3へ通信される。命令キャッシュ・ユニット57は、これらの命令をメモリ7から受け取る。浮動小数点演算は、これを必要とする(適用業務プログラム、オペレーテイング・システム又は他のルーチンのような)プロセスによって使用される。

【0012】FXU 3は、FPU 1へ入力すべきデータ・ワードのアドレス情報を、DCU 5へ供給する。このアドレス情報は、本発明の順序外命令機構が動作することを可能にする。アドレス・バス41及び43

は、アドレス情報をDCU 5へ供給する。アドレス・ バス41及び43は、FXU 3のアドレス・ポート4 2及び44 (ポート0及び1) にそれぞれ対応する (な お、後者のポートO及び1は、FPU 1のポートO及 び1にそれぞれ対応する)。アドレス・ポート42及び 44に対応するアドレス生成手段21及び23は、DC U 5中に置かれているデータの実際のFPUアドレス を供給する。アドレス生成手段21又は23のどちらも このアドレスを生成し得るが、アドレス・バス41又は 43のどちらにこのアドレスが供給されるかということ に応じて、FPU 1ヘデータを送るべきデータ・バス 31又は33が決まる。一層具体的に説明すると、アド レス・バス41とデータ・バス31は互いに関連してい て、FXU 3からアドレス・バス41を介してDCU 5ヘアドレスが供給される場合は、データ・バス31 を介してFPU 1のデータ・ポート32ヘデータが送 られるようになっている。同様に、アドレス・バス43 を介してアドレスが供給される場合には、データ・バス 33を介してFPU 1のデータ・ポート34ヘデータ が送られる。従って、FXU 3からの生成済みアドレ スをアドレス・バス41又は43のどちらが転送するか ということに応じて、DCU 5中のデータをFPU 1のデータ・ポート32又は34のいずれかへ入力する ことができる。このように、データ・バス31又は33 を介してデータが転送されるので、FXU 3とFPU 1との間の動作を調整することが必要となる。このた め、両者間に同期バス55を設けて、FPU 1へ同期 信号を供給しなければならない。同期バス55は、デー タを受け取るべきデータ・ポートをFPU 1に知らし めるように、FXU3からFPU 1へ同期信号を転送 する。FXU 3とFPU 1との間の同期について は、図3を参照して以下で詳述する。

【0013】図2は、本発明に従ってFPU 1ヘデー タをロードするために、順番に生じなければならない複 数の事象のシーケンスを示す。最初に、FXU 3中の アドレス生成手段21又は23がアドレスを計算し、次 いで、これをアドレス・バス41又は43を介してDC U 5へ加える。このアドレスを転送するアドレス・バ ス41又は43が決まると、該当データをFPU 1へ 転送するために使用されるデータ・バス31又は33が 40 決まり、ひいてはこのデータを受け取るべきデータ・ポ ート32又は34が決まる。次に、このデータはFPU 1へ供給され、そのデータ・レジスタ17又は19へ ロードされる。次に、このデータの位置合わせが行われ て、このデータが最上位のワード位置にシフトされる。 最後に、位置合わせ済みのデータが浮動小数点レジスタ 11へ移動される。

【0014】以下では、FXU 3から同期バス55を 介してFPU 1へ通信されるような同期信号を示す図 3を参照して、本発明を一層詳細に説明する。ここで、

8

データ・バス31及び33並びにそれらに関連するFPU 1のデータ・ポート32及び34の各々毎に1組の同期信号が利用されている、という点に注意すべきである。

【0015】図示された最初の同期信号は、「浮動小数点ロード可」(XOU\_FL\_LDx\_RDY)信号である。本発明の同期信号の全てに設けられた位置「x」の内容は、FPU 1のデータ・ポート32及び34のうちどちらがデータを受け取るかということを指示する。図1に示すように、データ・ポート32及び34は、FPU 1上で「ポート0」及び「ポート1」としてそれぞれ表記されている。かくて、もしこの「浮動小数点ロード可」信号がポート1へ入力されつつあるデータに対応するのであれば、この信号は実際には(XOU\_FL\_LD1\_RDY)のように構成される。この場合の「1」は、ポート1に対応する。勿論、「1」の代わりに「0」を持つ同じ信号は、ポート0へ転送中のデータに対応する。

【0016】この「浮動小数点ロード可」信号は、FPU 1に対し、データ・キャッシュ・ユニット(DCU)5中のデータがアドレス・バス41又は43のどちらからアクセスされたかに応じて、このデータが対応するデータ・バス31又は33のいずれかに現に置かれていることを通知する。このアドレスが与えられると、DCU 5中のデータがアドレスされ、次いで関連する適当なデータ・バス31又は33上に置かれる。

【0017】FXU 3からFPU 1へ「浮動小数点 ロード不可」 (XOU\_FL\_LDx\_NRDY) 信号 が供給されるのは、DCU 5中でキャッシュ・ミスが 検出されたために、FPU 1ヘロードすべきデータが まだ該当するデータ・バス上に現れていないような場合 である。この信号は、FPU 1に対し、当該キャッシ ユ・ミスが依然として存在している間に、次に続く浮動 小数点ロード命令が生ずるような場合には、そのデータ が他方のデータ・ポートに到着するようになっているこ とを通知する。この「浮動小数点ロード不可」信号につ いて注意すべきは、これがFPU 1に対し次のこと、 すなわちデータを受け取ると予測されたデータ・バスが 使用中であって、しかも当該キャッシュ・ミスが存在す る間に他のデータ・ロードが生じる場合には、次のデー タが (当該キャッシュ・ミスによって影響されない) 他 方のデータ・バスに受け取られるようになっているこ と、を通知するという点である。通常の場合、FXU 3はかかる命令を実行し、FPU 1はデータをかかる 命令と関連付ける。「浮動小数点ロード不可」信号を受 け取ると、FPU 1は、キャッシュ・ミスに起因して データが転送されないことを確認する。この場合、FP U 1は、このキャッシュ・ミスが影響を与えているデ ータ・バス上のデータに関連するような命令格納バッフ ァ59に当該命令を保留する。この命令が保留されるの

は、該当する「浮動小数点ロード可」信号が受け取られ るまでである。その間、FPU 1は、かかる保留済み の命令及びその関連データをキャッシュ・ミスの解決後 に処理する前に、他方のデータ・バスに受け取られるデ ータに関連する命令を実行する (順序外の実行及びデー タ・ロード)。例えば、DCU 5からデータ・バス3 1及び33ヘデータがロードされている間に、データ・ バス31ヘロードすべきデータについてDCU 5中で キャッシュ・ミスが生ずるなら、データ・バス31 (ポ 10 ート0)に該当する「浮動小数点ロード不可」信号は、 FPU 1に対し、このデータに関連する命令を保留す るように通知する。この場合、当該キャッシュ・ミスが 解決される前に、FPU 1に対する他のデータ・ロー ドが生ずるなら、そのデータはデータ・バス33 (ポー ト1) に到着することになろう。このように、データ・ バス31上のデータ及び関連する命令がキャッシュ・ミ スの期間中は保留されるようになっているから、キャッ シュ・ミスの解決前にFPU 1に対する他のロードが 生ずる場合は、次のデータがデータ・バス33に置かれ て、その関連する命令が順序外で実行されることにな る。

【0018】「浮動小数点データ・レジスタ・ロード」 (XOU FL LDx DREG) 信号は、FPU 1中に設けられたデータ・レジスタ17及び19へのロ ーデイングを制御する。この信号は、FPU 1に対 し、データ・ポート32及び34からデータ・レジスタ 19及び17へそれぞれデータを移動するように通知す る。ポート0及び1に対応して4つの32ビット・デー タ・レジスタ17a-17d及び19a-19dがそれ ぞれ設けられていて、その各々はデータ・バス31及び 33の各々から32ビットのデータ・ワードをそれぞれ 受け取るようにされている(図3及び図4参照)。因み に、データ・バス31及び33の各々は、4つの32ビ ット・バス0-3をそれぞれ含んでいる(図3及び図4 参照)。各ポートに加えられる4ビットは、当該ポート に関連する4つのデータ・レジスタを制御する。 すなわ ち、16進数の信号が、それぞれのポートからどのデー タ・レジスタヘデータがロードされるかということを指 示する。例えば、(XOUFL\_LDx\_DREG

40 (0...3) = B'0011')という信号は、12 8ビット幅のデータ・バス31又は33からデータ・レジスタ2及び3(例えば、17c及び17d)へ対応する複数のデータ・ワードをロードさせるように作用する。

【0019】前述のように、FPU 1へ供給されるデータは位置合わせされなければならない。「浮動小数点データ回転」(XOU\_FL\_ROT\_LF)信号は、データが浮動小数点レジスタ11に置かれるとき、かかるデータのシフテイングを制御して、最上位のデータ・ワードが最初の、すなわち最上位のワード位置に置かれ

20

30

10

るようにする。かかるデータを回転させるために使用される制御信号は、2進数の00、01、10及び11であり、これらは回転量0、1、2及び3にそれぞれ対応する。かくて、このデータ回転信号は、回転量をも指示する。例えば、(XOU $_{-}$ FL $_{-}$ ROT $_{-}$ LF $_{-}$ 

(0...3) = B'01') という信号は、データ・ワードを1ワード位置だけ回転させる。これらの同期信号の実際の機能については、本発明の全体的な動作の説明と関連付けて以下で詳述する。

【0020】次に、図4を参照して、FXU 3からF PU 1へ供給されるデータ回転制御信号を説明する。 ここで、DCU 5からデータ・バス31又は33及び 対応するデータ・ポート32又は34を介してFPU 1 へ供給されるデータは、同一の態様で回転されること に注意されたい。従って、図4のデータ・バスには、図 面の内容を簡潔にするため、図1のデータ・バスと同じ 参照番号31及び33が一括して付されている。 レジス タ17a-17d及び19a-19dは、データ・レジ スタ17及び19を構成するような4つの32ビット・ データ・レジスタである。128ビット幅のデータ・バ ス31及び33の各々はそれぞれ4つの32ビット・デ ータ・バス (0-3) を含んでおり、その各々はデータ レジスタ17a-17d及び19a-19dの1つに それぞれ対応する。これらの32ビット・バスの各々 は、DCU 5からの単一データ・ワードをそれぞれ転 送する。かくて、32ビット・バス0-3の各々がデー タ・ワードをそれぞれ含む場合は、クワッド・ロード動 作が生ずることになる。 FPU 1に設けられた回転手 段13及び15は、図1に加えて図4にも図示されてい る。図4は、単一のロード動作を示す。すなわち、1デ ータ・ワードがレジスタ17c又は19cから供給され ている。このデータ・ワードを適当なワード位置に置く ために、FXU3はFPU 1へデータ回転用の信号を 送ることにより、このデータ・ワードを最上位のデータ ・ワード位置へ回転させる。図示の例の場合、(XOU FLROT LF (0...1) = B'10') 信号 が、FPU 1〜与えられる。この信号中の2進数10 は、FPU 1に対し、このデータを2ワード位置だけ 回転するように通知する。かくて、レジスタ17c又は 19 c 中にあるデータは、これが浮動小数点レジスタ1 1へ入力されるとき、2ワード位置だけ回転されて最上 位のワード位置に置かれるのである。

【0021】図5は、前述の動作を、プロセッサ・システム内の機械サイクルと関係付けて示したものである。サイクル1では、単一のデータ・ワードを浮動小数点レジスタ11にロードするための「浮動小数点シングル・ロード動作」(LFS OP)が、FXU 3によって開始される。また、サイクル1の間には、FXU 3が実効アドレス(E/A)を生成して、このアドレスをDCU 5のアドレス・バス41又は43(図1参照)に

置く。かくて、サイクル1の間、FXU 3は「浮動小 数点シングル・ロード動作」を開始し、DCU 5中の データに対するアドレスを生成するとともに、これをD CU 5中のデータに適用するのである。このアドレス は該当するデータをアクセスして、これをそのアドレス ・バス (当該アドレスを転送したアドレス・バス) に関 連するデータ・バスに置く。このようにして、このデー タを、DCU 5からFPU 1のポート32又は34 へ送ることができるのである。前述のように、アドレス ・バス41及び43はデータ・バス31及び33とそれ ぞれ関連しているから、アドレス・バス41を介してア ドレスが到着する場合は、これに関連するデータ・バス 31を介してFPU1へデータが送られることになる。 同様に、アドレス・バス43を介してアドレスが到着す る場合は、データ・バス33を介してデータが送られ る。

【0022】サイクル2では、FXU 3からFPU 1へ同期信号が転送される(図面を簡潔にするため、各 同期信号は簡略的に示されている)。この例では、キャ ッシュ・ミスが存在しないものと仮定しているから、 「ロード不可」(LDx NRDY)信号は使用されな い。FXU 3はFPU 1へ「ロード可」 (LDxR DY) 信号を送ることにより、FPU 1に対し、デー タ・バス31又は33上の現データがデータ・レジスタ 19又は17へ移動可能であることを通知する。「デー タ・レジスタ・ロード」 (LDx\_DREG) 信号がF PU 1へ送られると、DCU 5からデータ・バス3 1又は33に置かれたデータがデータ・レジスタ17又 は19ヘロードされる。次の「ロード・回転」 (LDx ROT) 信号は、データが浮動小数点レジスタ11へ ロードされる際、最上位のデータ・ワードが第1のワー ド位置にくるようにこのデータを回転手段13又は15 により位置合わせさせる。勿論、図3に示すように、デ ータ・ポート32及び34に対応する2組の同期信号を 使用すると、DCU 5からデータ・バス31及び33 を介してFPU 1ヘデータを並列に移動させることが できる。かくて、DCU 5からFPU 1ヘデータが 2機械サイクル以内に移動される。

【0023】次に、図6を参照して、データ・キャッシ 40 ユ (DC) ミスが生ずる場合の本発明の動作を説明す る。

【0024】サイクル1において、FXU 3は「浮動 小数点シングル・ロード動作」(LFS OP)を開始 し、実効アドレス(E/A)を生成するとともに、この アドレスをDCU 5に至るアドレス・バス41又は4 3に置く。次のサイクル2の間には、DCU 5の内部でDCミスが生ずるので、データ・バス31又は33に データを置くことはできない。一般に、キャッシュ・ミスとは、キャッシュ・ユニット中に要求データが存在し ないことを意味する。かくて、このDCミスに基づい

40

て、FXU 3からFPU 1へ「ロード不可」(LD x\_NRDY)信号を供給することにより、FPU 1 に対し、このポート(1又は0)には保留中のロードが存在すること、及び他の命令に遭遇するときに当該DC ミスが依然として存在する場合には、他のポートを調べて次のデータを獲得すべきことを通知する。かくて、FPU 1は、受け取るべき次のデータ・ワードとして、順序外のロードを取ることになる。

【0025】サイクルnでは、データ・キャッシュ(D C) ミスが解決されているから、「ロード可」 (LDx \_\_RDY) 信号がFPU 1~与えられる。次いで、F PU1は、このDCミスに関連するデータ・バス31又 は33でデータを待機する。次いで、「データ・レジス タ・ロード」 (LDx\_DREG) 信号がFPU1へ供 給されて、データがFPU 1中のデータ・レジスタ1 7又は19へ移動される。次の「ロード・回転」 (LD x\_ROT) 信号は、データ・レジスタ17又は19中 のデータの位置合わせを行わしめる。これが行われた 後、このデータをFPU 1へ移動させて、命令キャッ シュ・ユニット57から命令バス51を介して受け取ら れる浮動小数点命令に関連してこのデータが使用される ようにする。後続のDCミスが存在しないものと仮定す ると、本発明のプロセッサ・システムは、「ロード 可」、「データ・レジスタ・ロード」及び「ロード・回 転」信号を使用することにより、FPU 1へのローデ イングを継続する。このようにして、FPU 1は、順 序外のデータ・ロード及び命令の実行を行うことができ る。もし、DCミスが依然として存在している間に他の 浮動小数点ロード命令に遭遇すると、FPU 1は他の データ・バス (31又は33) からデータを獲得する。 この場合、アドレス生成手段21又は23は、DCミス によって影響されない一方のデータ・バス31又は33 に対応するアドレス・バス41又は43上にアドレスを 置いている筈である。かくて、本発明が順序外のロード 実行をどのように行うかということが理解されよう。

【0026】図7は、データ・ポート32及び34(ポート0及び1)の双方が同時に使用されており且つデータ・バス31に置くべきデータについてデータ・キャッシュ(DC)ミスが生ずる場合の、関連するデータ・バス33及びアドレス・バス41並びにデータ・バス33及びアドレス・バス43上の一連の動作を示す。サイクル1において、FXU 3は、データ・バス31及び33からFPU 1へデータをロードするための、2つの「浮動小数点シングル・ロード動作」(LFS0及びLFS1)を開始する。またFXU 3は、これらの2組のデータに対する実効アドレス(E/A)を生成し、これをアドレス・バス41及び43を介してDCU 5へ加えることにより、DCU 5からのデータがデータ・バス31及び33を介してFPU 1のデータ・ポート32及び34の双方へ転送されるようにする。サイクル

2では、FXU 3からFPU 1へ「ロード不可」 (LD NRDYO) 信号が送られ、データ・バス31 (ポート0) に置くべきデータについてデータ・キャッ シュ (DC) ミスのようなエラーが生じたことを指示す る。この「ロード不可」 (LD\_NRDY0) 信号は、 FPU 1に対し、次の「浮動小数点シングル・ロード 動作」(LFS)を開始している間にDCミスが依然と して存在している場合は、次のデータがデータ・バス3 3からポート1に受け取られることを通知する。またサ 10 イクル2では、データ・バス33上の第1のデータに対 する「ロード可」 (LD\_RDY1) 信号が、「データ ・レジスタ・ロード」 (LD1\_DREG1) 及び「ロ ード・回転」 (LD ROT1) 信号とともに、FPU 1へ送られる。サイクル3では、DCミスは依然とし て未解決であり、従ってデータ・バス31上のデータに ついては何の変化も生じない。しかしながら、サイクル 2の間の「ロード可」 (LD\_RDY1) 信号に基づい て、浮動小数点レジスタ11は第1のデータをロードさ れる。同時に、サイクル3では、データ・バス33上の 第2のデータに対応する他の「ロード可」(LD RD Y 2) 信号が、「データ・レジスタ・ロード」 (LD DREG 2) 及び「ロード・回転」 (LD ROT 2) 信号とともに送られる。また、サイクル3の間には、第 3のデータについて第3の「浮動小数点シングル・ロー ド動作」(LFS3)が開始される。

【0027】サイクル4では、「第2のデータを浮動小 数点レジスタにロードする動作」(LD FPR2) が、第3のデータに対する「ロード可」 (LD\_RDY 3)、「データ・レジスタ・ロード」(LD\_DREG 3) 及び「ロード・回転」 (LD\_ROT3) 信号とと もに生じる。これらの信号は、データ・バス33上のデ ータについて、FXU 3からFPU 1へ供給される ものである。サイクル5では、データ・バス31につい てDCミスが解決され、そして「ロード可」 (LD\_R DYO)、「データ・レジスタ・ロード」(LD\_DR EGO) 及び「ロード・回転」 (LD\_ROTO) 信号 がFPU 1へ供給されて、このデータ・バス31上に データが存在することを指示する。更に、浮動小数点レ ジスタ11は、データ・バス33から第3のデータをロ ードされる(LD\_FPR3)。データ・バス31から のデータは、サイクル6の間に、浮動小数点レジスタ1 1ヘロードされる(LD\_FPR)。

【0028】次に、図8を参照して、図3及び図7に示した種々の信号間の同期を説明する。図8の各サイクルは、図7の各サイクルに対応する。サイクル2では、データ・バス31に対する「ロード不可」(LD0\_NR DY)信号は2進の1にあって、該当データが(DCミスに起因して)ロード不能であることを指示する。この場合、かかるデータをデータ・バス31に置く準備はできていないから、「データ・レジスタ・ロード」(LD

(8)

13

0\_DREG) 及び「ロード・回転」 (ROTLF0) 信号は無効にされる。すなわち、データ・レジスタ31 については、どのデータ・レジスタにロードすべきか又 はこのデータをどれだけ回転すべきか、ということを指 示するデータは存在しないのである。これに対し、デー タ・バス3については、「ロード可」(LD1\_RD Y) 信号は活動的であるから、これに応じて「データ・ レジスタ・ロード」 (LD1\_DREG) 及び「ロード ・回転」 (ROT LF1) 信号が有効にされる。すな わち、これらの機能に関係するデータが存在するのであ る。サイクル3では、DCミスが依然として存在するか ら、データ・バス31からロードすべきデータについて は同期信号が存在しない。データ・バス33に関して言 えば、「ロード可」 (LD1\_RDY) 信号が活動的で あるから、「データ・レジスタ・ロード」 (LD1\_D REG) 及び「ロード・回転」 (ROT LF1) 信号 はいずれも有効である。サイクル3とサイクル4との間 では、プロセッサ・システムには如何なる変化も見られ ない。というのは、データ・バス31上にはDCミスが 依然として存在しており、しかも他の「ロード可」 (L D1\_RDY) 信号が活動的であるからである。サイク ル5では、DCミスが解決され、これに対応して「デー タ・レジスタ・ロード」 (LDO\_DREG) 及び「ロ ード・回転」 (ROT\_LF0) 信号が有効となる。更 に、後続のサイクル6では、アイドル状況に戻る。

### [0029]

【発明の効果】以上のように、本発明によれば、データ・ロード・ミスの存在に拘わりなく、浮動小数点ユニット (FPU) 上で命令の実行を実質的に連続して行うことが可能となる。

## 【図面の簡単な説明】

【図1】本発明に従った浮動小数点ユニット(FPU)、固定小数点ユニット(FXU)、データ・キャッシュ・ユニット(DCU)及びメモリの相互接続を示す概略ブロック図である。

【図2】浮動小数点ユニット (FPU) への通常のデータ・ロードを行うために、固定小数点ユニット (FX \*\*)

\*U) 及び浮動小数点ユニット (FPU) で行われる一連 の事象を示す図である。

【図3】データ・キャッシュ・ユニット (DCU) からのデータのローデイングを同期させるために、固定小数点ユニット (FXU) から浮動小数点ユニット (FPU) へ送られる各同期信号を示す図である。

【図4】浮動小数点レジスタへ単一のデータ・ワードを ロードする前に、浮動小数点ユニット (FPU) の内部 で行われるデータの回転を示す図である。

10 【図5】2機械サイクル中の同期信号の流れを示す図で ある。

【図6】キャッシュ・ミスが生ずる場合の、nサイクル中の同期信号の流れを示す図である。

【図7】データ・キャッシュ (DC) ミスが複数の機械 サイクルにわたって継続するような場合の、同期信号の 流れを示す図である。

【図8】6機械サイクル中の種々の同期信号の状況を示す図である。

#### 【符号の説明】

20 1・・・・・浮動小数点ユニット (FPU)3・・・・・・固定小数点ユニット (FXU)

5・・・・・データ・キャッシュ・ユニット (DC U)

7・・・・・メモリ

11・・・・・浮動小数点レジスタ

13、15・・・回転手段

17、19・・・データ・レジスタ

21、23・・・アドレス生成手段

31、33・・・データ・バス

30 32、34・・・データ・ポート

41、43・・・アドレス・バス

42、44・・・アドレス・ポート

51・・・・・命令バス

53・・・・・バス


55・・・・・同期バス

57・・・・・・命令キャッシュ・ユニット

59・・・・・命令格納バッファ

【図2】


【図5】




14

【図1】

【図3】







【図7】

412N.	1	2	3	4	5	6
4-4 1/231	LFSO (E/A生成)	LD_NRDYO DC_{X	DC_EX	DC_{X	LD_RDY0 LD_DREG0 LD_ROT0	LD_FPR
ゲータ・バス33 アドレス・パス48	LFS1 (E/A生成)	LD_RDY1 LD_DREG1 LD_ROT1 LFS2 (E/A生成)	LD_FPR1 LD_RDY2 LD_DREG2 LD_ROT2 LFS3 (E/A生成)	LD_FPR2 LD_RDY3 LD_DREG3 LD_ROT3	LD_FPR3	

フロントページの続き

(72) 発明者 トロイ・ニール・ヒックス アメリカ合衆国テキサス州78727、オース チン、テインバーサイド・ドライブ 12804番地 (72) 発明者 ラリー・エドワード・サッチャー アメリカ合衆国テキサス州78759、オース チン、デイー・ケー・ランチ・ロード · 11507番地

# This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

# **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:		
	□ BLACK BORDERS	
	☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES	
	☐ FADED TEXT OR DRAWING	
	☐ BLURRED OR ILLEGIBLE TEXT OR DRAWING	
	☐ SKEWED/SLANTED IMAGES	
	☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS	
	☐ GRAY SCALE DOCUMENTS	
	☐ LINES OR MARKS ON ORIGINAL DOCUMENT	
	☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY	

# IMAGES ARE BEST AVAILABLE COPY.

☐ OTHER:

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.